登入帳戶　 |　訂單查詢　 |　購物車/收銀台(0)　|　在線留言板　 |　付款方式　 |　運費計算　 |　聯絡我們　 |　幫助中心　|　 加入書簽
會員登入 新用戶登記
HOME新書上架暢銷書架好書推介特價區會員書架精選月讀2023年度TOP分類瀏覽雜誌 臺灣用戶
品種：超過100萬種各類書籍/音像和精品，正品正價，放心網購，悭钱省心 服務：香港／台灣／澳門／海外 送貨：速遞／郵局／服務站

新書上架：簡體書 繁體書
暢銷書架：簡體書 繁體書
好書推介：簡體書 繁體書

十月出版：大陸書 台灣書
九月出版：大陸書 台灣書
八月出版：大陸書 台灣書
七月出版：大陸書 台灣書
六月出版：大陸書 台灣書
五月出版：大陸書 台灣書
四月出版：大陸書 台灣書
三月出版：大陸書 台灣書
二月出版：大陸書 台灣書
一月出版：大陸書 台灣書
12月出版：大陸書 台灣書
11月出版：大陸書 台灣書
十月出版：大陸書 台灣書
九月出版：大陸書 台灣書
八月出版：大陸書 台灣書

『簡體書』Xilinx FPGA设计权威指南——Vivado集成设计环境（EDA工程技术丛书）

書城自編碼： 2428128
分類：簡體書→大陸圖書→計算機/網絡→硬件 外部设备 维修
作者： 何宾 编著
國際書號(ISBN)： 9787302366881
出版社： 清华大学出版社
出版日期： 2014-07-01

頁數/字數： 357/536000
書度/開本： 32开

售價：HK$ 179.4

我要買 件

 

** 我創建的書架 **
未登入.

新書推薦：
万千心理·儿童心理治疗中的心智化：临床实践指导
《 万千心理·儿童心理治疗中的心智化：临床实践指导 》
售價：HK$ 87.4
自我囚禁的人：完美主义的心理成因与自我松绑（破除你对完美主义的迷思，尝试打破自我评价过低与焦虑的恶性循环）
《 自我囚禁的人：完美主义的心理成因与自我松绑（破除你对完美主义的迷思，尝试打破自我评价过低与焦虑的恶性循环） 》
售價：HK$ 66.1
周易
《 周易 》
售價：HK$ 44.6
东南亚的传统与发展
《 东南亚的传统与发展 》
售價：HK$ 67.2
乾隆制造
《 乾隆制造 》
售價：HK$ 87.4
资治通鉴臣光曰辑存 资治通鉴目录（司马光全集）（全二册）
《 资治通鉴臣光曰辑存 资治通鉴目录（司马光全集）（全二册） 》
售價：HK$ 304.4
明代社会变迁时期生活质量研究
《 明代社会变迁时期生活质量研究 》
售價：HK$ 316.2
律令国家与隋唐文明
《 律令国家与隋唐文明 》
售價：HK$ 76.7

 
建議一齊購買：

+

HK$ 73.5
《Xilinx ZYNQ-7000 AP SoC开发实战指南》		 +

HK$ 146.2
《Xilinx FPGA权威设计指南——Vivado 2014》		 +

HK$ 153.4
《Xilinx Zynq SoC与嵌入式Linux设计实战指南》		 +

HK$ 231.4
《Xilinx FPGA数字信号处理权威指南——从HDL到模型》		 +

HK$ 213.9
《Xilinx新一代FPGA设计套件Vivado应用指南（ED》		 +

HK$ 179.4
《Xilinx FPGA设计权威指南——Vivado集成设计环》
內容簡介：
何宾编著的《Xilinx FPGA设计权威指南： Vivado集成设计环境》全面系统地介绍了Xilinx新一代集成开发环境Vivado的设计方法、设计流程和具体实现。全书共分8章，内容包括： Vivado设计导论、 Vivado工程模式和非工程模式设计流程、Vivado调试流程、基于IP的嵌入式系统设计流程、Vivado HLS设计流程、System Generator设计流程、Vivado部分可重配置设计流程和Vivado高级设计技术。本书参考了Xilinx公司提供的Vivado最新设计资料，理论与应用并重，将Xilinx公司最新的设计方法贯穿在具体的设计实现中。
本书可作为使用Xilinx Vivado集成开发环境进行FPGA设计的工程技术人员的参考用书，也可作为电子信息类专业高年级本科生和研究生的教学用书，同时也可作为Xilinx公司的培训教材。
關於作者：
何宾 从事数字系统EDA方面的本科生和研究生相关课程的教学和科研工作，并在多个省市进行大学生电子设计竞赛FPGA专题方面的教师培训工作，在EDA教学和科研方面积累了丰富的经验。曾出版相关图书《EDA原理及应用》、《EDA原理及应用实验教程》、《片上可编程系统原理及应用》、《FPGA数字信号处理实现原理及方法》、《Xilinx可编程逻辑器件设计技术详解》、《数字与片上系统设计教程》、《EDA原理及Verilog实现》、《基于AXI4的可编程SOC系统设计》。
目錄：
第1章 Vivado设计导论
1.1 Vivado系统级设计流程
1.2 Vivado功能和特性
1.3 Vivado使用模式
1.3.1 Vivado工程模式和非工程模式不同点比较
1.3.2 工程模式和非工程模式命令的不同
1.4 最新的UltraScale结构
1.4.1 可配置逻辑块
1.4.2 时钟资源和时钟管理单元
1.4.3 块存储器资源
1.4.4 专用的DSP模块
1.4.5 输入输出块
1.4.6 高速串行收发器
1.4.7 PCIE模块
1.4.8 Interlaken集成块
1.4.9 Ethernet模块
1.4.10 系统监控器模块
1.4.11 配置模块
1.4.12 互连资源
第2章 Vivado工程模式和非工程模式设计流程
2.1 工程模式设计流程
2.1.1 启动Vivado集成开发环境
2.1.2 建立新的设计工程
2.1.3 Vivado设计主界面及功能
2.1.4 创建并添加一个新的设计文件
2.1.5 RTL描述和分析
2.1.6 设计综合和分析
2.1.7 设计行为级仿真
2.1.8 添加约束条件
2.1.9 XDC约束语法规则
2.1.10 设计实现和分析
2.1.11 设计时序仿真
2.1.12 生成编程文件
2.1.13 下载比特流文件到FPGA
2.2 非工程模式设计流程
2.2.1 修改路径
2.2.2 设置输出路径
2.2.3 设置设计源文件和约束
2.2.4 运行综合
2.2.5 运行布局
2.2.6 运行布线
2.2.7 生成比特流文件
第3章 Vivado调试流程
3.1 设计调试原理和方法
3.2 创建新的FIFO调试工程
3.3 添加FIFO IP到设计中
3.4 添加顶层设计文件
3.5 例化FIFO
3.6 添加约束文件
3.7 网表插入调试探测流程方法及实现
3.7.1 网表插入调试探测流程的方法
3.7.2 网表插入调试探测流程的实现
3.8 使用添加HDL属性调试探测流程
3.9 使用HDL例化调试核调试探测流程
第4章 基于IP的嵌入式系统设计流程
4.1 简单硬件系统设计
4.1.1 创建新的工程
4.1.2 使用IP集成器创建处理器系统
4.1.3 生成顶层HDL和导出设计到SDK
4.1.4 创建存储器测试程序
4.1.5 验证设计
4.2 在PL内添加外设
4.2.1 打开工程
4.2.2 添加两个GPIO实例
4.2.3 连接外部GPIO外设
4.2.4 生成比特流和导出到SDK
4.2.5 生成测试程序
4.2.6 验证设计
4.3 创建和添加定制IP
4.3.1 使用外设模板创建定制IP
4.3.2 使用IP封装器封装外设
4.3.3 修改工程设置
4.3.4 添加定制IP到设计
4.3.5 添加约束XDC
4.3.6 添加BRAM
4.4 编写软件程序
4.4.1 打开工程
4.4.2 创建应用工程
4.4.3 为LED_IP分配驱动
4.4.4 分析汇编目标文件
4.4.5 验证设计
4.5 软件控制定时器和调试
4.5.1 打开工程
4.5.2 创建SDK软件工程
4.5.3 在硬件上验证操作
4.5.4 启动调试器
4.6 使用硬件分析仪调试
4.6.1 ILA核原理
4.6.2 VIO核原理
4.6.3 打开工程
4.6.4 添加定制IP
4.6.5 添加ILA和VIO核
4.6.6 标记和分配调试网络
4.6.7 生成比特流文件
4.6.8 生成测试程序
4.6.9 测试和调试
第5章 Vivado HLS设计流程
第6章 System Generator设计流程
第7章 Vivado部分可重配置设计流程
第8章 Vivado高级设计技术
附录 XDC中有效的命令

 

 

書城介紹　 |　合作申請　|　索要書目　 |　新手入門　|　聯絡方式　 |　幫助中心　|　找書說明　 |　送貨方式　|　付款方式 香港用户　 |　台灣用户　|　大陸用户　|　海外用户
megBook.com.hk
Copyright © 2013 - 2024 （香港）大書城有限公司　 All Rights Reserved.