新書推薦：
《
知宋·宋代之科举
》
售價：HK$
99.7
《
那本书是（吉竹伸介与又吉直树 天才联动！）
》
售價：HK$
99.7
《
传播的跃迁：人工智能如何革新人类的交流
》
售價：HK$
110.9
《
纯粹·古代中国的历史与制度
》
售價：HK$
62.7
《
生活来来往往 别等来日方长 新版（伍佰：“讲好了这一辈子，再度重相逢。”别等，别遗憾！珍惜当下才是最好的解药）
》
售價：HK$
58.2
《
一个英国军事顾问眼中的二战
》
售價：HK$
277.8
《
就业、利息和货币通论（徐毓枬译本）（经济学名著译丛）
》
售價：HK$
67.2
《
瘦肝
》
售價：HK$
99.7
|
| 編輯推薦： |
（1）内容翔实全面：涵盖Vivado所有基本功能
（2）讲解深入浅出：结合大量案例，帮助读者加强对基本概念的理解
（3）描述图文并茂：给出具体操作步骤，易于快速动手实践
|
| 內容簡介： |
|
本书涵盖了Vivado的四大主题：设计流程、时序约束、设计分析和Tcl脚本的使用，结合实例深入浅出地阐述了Vivado的使用方法，精心总结了Vivado在实际工程应用中的一些技巧和注意事项，既包含图形界面操作方式，也包含相应的Tcl命令。本书语言流畅，图文并茂。全书共包含405张图片、17个表格、172个Tcl脚本和39个HDL代码，同时，本书配有41个电子教学课件，为读者提供了直观而生动的资料。本书可供电子工程领域内的本科高年级学生和研究生学习参考，也可供FPGA工程师和自学者参考使用。
|
| 關於作者： |
|
Xilinx战略应用高级工程师，拥有多年利用Xilinx FPGA实现数字信号处理算法的经验，对Xilinx FPGA的架构、开发工具Vivado和设计理念有深入理解。2012年发布网络视频课程《Vivado入门与提高》、2015年出版《基于FPGA的数字信号处理（第2版）》一书，均获得网友和读者的广泛认可和好评。
|
| 目錄：
|
第1章FPGA技术分析 1
1.1FPGA内部结构分析 1
1.1.1Xilinx 7系列FPGA内部结构分析 1
1.1.2Xilinx UltraScale系列FPGA内部结构分析 18
1.2FPGA设计流程分析 22
1.3Vivado概述 25
1.3.1Vivado下的FPGA设计流程 25
1.3.2Vivado的两种工作模式 26
1.3.3Vivado的5个特征 30
参考文献 31
第2章设计综合 32
2.1常用综合选项的设置 32
2.1.1-flatten_hierarchy对综合结果的影响 32
2.1.2-fsm_extraction对状态机编码方式的影响 35
2.1.3-keep_equivalent_registers的含义 36
2.1.4-resource_sharing对算术运算的影响 38
2.1.5-control_set_opt_threshold对触发器控制集的影响 38
2.1.6-no_lc对查找表资源的影响 40
2.1.7-shreg_min_size对移位寄存器的影响 41
2.2合理使用综合属性 43
2.2.1async_reg在异步跨时钟域场合的应用 43
2.2.2max_fanout对高扇出信号的影响 44
2.2.3ram_style和rom_style对存储性能的影响 46
2.2.4use_dsp48在实现加法运算时的作用 48
2.3out-of-context（OOC）综合模式 50
2.3.1Project模式下使用OOC 50
2.3.2Non-Project模式下使用OOC 54
2.4综合后的设计分析 54
2.4.1时钟网络分析 54
2.4.2跨时钟域路径分析 56
2.4.3时序分析 60
2.4.4资源利用率分析 72
2.4.5扇出分析 73
2.4.6触发器控制集分析 75
参考文献 75
第3章设计实现 76
3.1理解实现策略 76
3.1.1Project模式下应用实现策略 76
3.1.2Non-Project模式下应用实现策略 80
3.2理解物理优化 81
3.3增量实现 82
3.3.1Project模式下应用增量实现 82
3.3.2Non-Project模式下应用增量实现 87
3.4实现后的设计分析 88
3.4.1资源利用率分析 88
3.4.2时序分析 88
3.5生成配置文件 90
3.6下载配置文件 93
参考文献 99
第4章设计验证 100
4.1行为级仿真 100
4.1.1基于Vivado Simulator的行为级仿真 100
4.1.2基于ModelSimQuestaSim的行为级仿真 111
4.2实现后的时序仿真 115
4.3使用VLA（Vivado Logic Analyzer） 118
4.3.1使用ILA（Integrated Logic Analyzer） 118
4.3.2使用VIO（Virtual InputOutput） 126
4.3.3VLA中的数据分析 128
4.4使用add_probe 133
参考文献 134
第5章IP的管理 135
5.1定制IP 135
5.1.1在Vivado工程中定制IP 135
5.1.2在Manage IP中定制IP 139
5.2IP的两种生成文件形式：xci和xcix 144
5.3对IP的几个重要操作 148
5.3.1IP的综合 148
5.3.2IP的仿真 150
5.3.3IP的更新 151
5.3.4IP输出文件的编辑 155
5.4IP的属性与状态 156
5.5IP的约束 159
5.6封装IP 164
5.6.1通过Vivado工程封装用户代码 164
5.6.2通过指定目录封装用户代码 177
参考文献 178
第6章约束的管理 179
6.1基本时序理论 179
6.2两类基本约束 180
6.2.1时钟周期约束 180
6.2.2引脚分配 201
6.3两种时序例外 210
6.3.1多周期路径约束 210
6.3.2伪路径约束 214
6.4从UCF到XDC 217
6.4.1UCF与XDC的基本对应关系 217
6.4.2理解层次标识符在UCF和XDC中的区别 219
6.5时序约束编辑辅助工具 220
6.5.1时序约束编辑器 220
6.5.2时序约束向导 223
6.6关于约束文件 224
参考文献 226
第7章Tcl在Vivado中的应用 227
7.1Vivado对Tcl的支持 227
7.2Vivado中Tcl命令的对象及属性 232
7.2.1文件对象及属性 232
7.2.2网表对象及属性 234
7.3Tcl命令与网表视图的交互使用 241
7.4典型应用 242
7.4.1流程管理 242
7.4.2定制报告 246
7.4.3网表编辑 249
7.5其他应用 253
参考文献 256
|
| 內容試閱：
|
2012年，Xilinx推出了新一代开发工具Vivado，旨在应对芯片规模的显著提升和设计复杂度的大幅增加，助力下一代全可编程FPGA和SoC的设计与开发。换言之，从Xilinx基于28nm工艺的7系列FPGA开始，Vivado将成为FPGA工程师不可或缺的利器。同时，Vivado并非孤立的，围绕Vivado，Xilinx推出了高层次综合工具Vivado HLS，这样算法开发可以根据场合需求借助基于模型的System Generator或基于CCSystem C的Vivado HLS来完成。
Vivado并非ISE（Xilinx前一代开发工具）的延续，而是一个全新的工具。与ISE相比，Vivado有太多显著的变化。例如，Vivado引入了以IP为核心的设计理念，无论是用户的HDL代码还是System Generator工程或Vivado HLS工程都可以封装为IP，从而增强了设计的可复用性和可维护性；Vivado融入了Tcl（Tool Command Language），在支持传统Tcl脚本的基础上还提供了大量的命令，进一步提升了Vivado的功能；Vivado采用了XDC（Xilinx Design Constraints）作为约束的描述，与UCF（User Constraints File）相比更为易用；Vivado贯穿了UltraFast设计方法学，引导用户尽可能地在设计初期发现潜在问题，从而大幅减少设计迭代周期。
为推广Vivado，Xilinx发布了大量的用户指南、在线视频教程等，但由于均为英文版本，不便于初学者学习、掌握。本书从读者的角度出发，围绕Vivado的这些显著特色，力求尽可能快地帮助读者掌握Vivado的精髓。全书共7章内容，其中第1章介绍了Xilinx 7系列和UltraScale系列FPGA的架构，旨在帮助读者建立硬件语言与FPGA内部逻辑单元的对应关系；第2章至第4章从设计综合、设计实现和设计验证三个层面结合实例介绍了Vivado的使用方法；第5章从工程应用的角度阐述了Vivado以IP为核心的设计理念；第6章介绍了如何利用XDC描述约束，包括时序约束和物理约束；第7章列举了Tcl在Vivado中的一些应用案例。此外，作者还精心总结了一些设计技巧和注意事项，加速读者对Vivado的理解。
本书所用版本为Vivado 2016.2，绝大部分案例为Vivado自带的例子工程，这在书中都有明确说明，其他案例都以HDL代码形式给出。本书所阐述的内容对于Vivado的其他版本也是适用的，但操作界面可能会有一些变化。
本书配有41个电子教学课件，为读者提供了直观而生动的资料。下载地址：http：yydz.phei.com.cnaspcmsdown2016-10-9330.html，或者扫描二维码直接下载。
本书适用于电子工程领域内的本科高年级学生和研究生，以及FPGA工程师和自学者。如果您在阅读过程中发现任何错误或对再版有任何建议，请发送邮件至LaurenGao@126. com。
|
|
購物車/收銀台(0) | 在線留言板
| 付款方式
| 運費計算
| 聯絡我們
| 幫助中心 |
加入書簽
HOME
新書上架
